\$ #5/10-18-01

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Yasuhiko ONISHI et al.

Serial No.: NEW APPLICATION

Filed: April 27, 2001

For: LATERAL SUPER-JUNCTION SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

The benefit of the filing date of the following prior foreign application filed in the following country is hereby requested for the above-identified application and the priority provided in 35 U.S.C. § 119 is hereby claimed:

JAPAN 2000-127021 April 27, 2000

In support of this claim, a certified copy of said original foreign application is filed herewith. It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. 119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

Marc A. Rossi

Registration No. 31,923

Attorney Docket: FUJI:185

04/27/01

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2000年 4月27日

出願番号

Application Number:

特願2000-127021

富士電機株式会社

2000年12月15日

特許庁長官 Commissioner, Patent Office



附制



【書類名】

特許願

【整理番号】

00P00313

【提出日】

平成12年 4月27日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/78

【発明者】

【住所又は居所】

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【氏名】

大西 泰彦

【発明者】

【住所又は居所】

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【氏名】

藤平 龍彦

【発明者】

【住所又は居所】 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【氏名】

岩本 進

【発明者】

【住所又は居所】 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【氏名】

佐藤 高広

【特許出願人】

【識別番号】 000005234

【氏名又は名称】 富士電機株式会社

【代理人】

【識別番号】

100088339

【弁理士】

【氏名又は名称】 篠部 正治

【手数料の表示】

【予納台帳番号】 013099

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9715182

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 横型超接合半導体素子

【特許請求の範囲】

【請求項1】半導体基板の一方の主面に設けられた二つの主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列pn層を備える横型超接合半導体素子において、並列pn層が一つの主電極を取り囲む閉ループをなすことを特徴とする横型超接合半導体素子。

【請求項2】第一導電型ドリフト領域と第二導電型仕切領域とを交互に配置した並列 p n 層が、第一導電型ドリフト領域と第二導電型仕切領域とを第一のピッチで配置した第一の部分と、第一のピッチと異なる第二のピッチで配置した第二の部分とを有することを特徴とする請求項1記載の記載の横型超接合半導体素子。

【請求項3】並列pn層が直線部分と曲線部分とからなることを特徴とする 請求項1または2に記載の横型超接合半導体素子。

【請求項4】並列pn層が二つ以上の直線部分と、二つ以上の曲線部分とからなることを特徴とする請求項3に記載の横型超接合半導体素子。

【請求項5】並列pn層が四つ以上の直線部分と、四つ以上の曲線部分とからなることを特徴とする請求項4に記載の横型超接合半導体素子。

【請求項6】並列pn層の直線部分が第一のピッチで配置され、曲線部分が 第二のピッチで配置されることを特徴とする請求項3ないし5のいずれかに記載 の横型超接合半導体素子。

【請求項7】第一のピッチが第二のピッチと同等以上であることを特徴とする請求項6に記載の横型超接合半導体素子。

【請求項8】曲線部分の並列pn層の不純物濃度が、直線部分の不純物濃度より実効的に低濃度であることを特徴とする請求項6または7に記載の横型超接合半導体素子。

【請求項9】曲線部分の並列pn層の不純物濃度が、実効的にイントリンシックに近いことを特徴とする請求項8に記載の横型超接合半導体素子。

【請求項10】曲線部分の並列pn層が第一導電型不純物と第二導電型不純物の両方がドープされていることを特徴とする請求項8または9に記載の横型超接合半導体素子。

【請求項11】並列pn層の曲線部分の少なくとも一部のピッチが、直線部分のピッチより大きいことを特徴とする請求項8ないし10のいずれかに記載の横型超接合半導体素子。

【請求項12】曲線部分の少なくとも一部の長さが直線部分の長さより大きいことを特徴とする請求項1ないし11のいずれかに記載の横型超接合半導体素子。

【請求項13】複数の並列pn層の閉ループを有することを特徴とする請求項1ないし12のいずれかに記載の横型超接合半導体素子。

【請求項14】第一導電型ドリフト領域または第二導電型仕切り領域の幅が、深さの1/4~4倍の範囲にあることを特徴とする請求項1ないし13のいずれかに記載の横型超接合半導体素子。

【請求項15】並列pn層の長さが並列pn層の幅の12.5~100倍の 範囲にあることを特徴とする請求項1ないし14のいずれかに記載の横型超接合 半導体素子。

【請求項16】並列pn層の長さが第一導電型ドリフト領域または第二導電型仕切り領域の深さの12.5~100倍の範囲にあることを特徴とする請求項15に記載の横型超接合半導体素子。

【請求項17】半導体基板の一方の主面に設けられた二つの主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列pn層を備える横型超接合半導体素子において、実効的に低不純物濃度の低濃度領域を備え、並列pn層と低濃度領域とがつながって一つの主電極を取り囲む閉ループをなすことを特徴とする横型超接合半導体素子。

【請求項18】閉ループが直線部分と曲線部分とからなることを特徴とする 請求項17に記載の横型超接合半導体素子。

【請求項19】閉ループが二つ以上の直線部分と、二つ以上の曲線部分とか

らなることを特徴とする請求項18に記載の横型超接合半導体素子。

【請求項20】閉ループが四つ以上の直線部分と、四つ以上の曲線部分とからなることを特徴とする請求項19に記載の横型超接合半導体素子。

【請求項21】直線部分が並列pn層を含み、曲線部分が低濃度領域を含む ことを特徴とする請求項18ないし20のいずれかに記載の横型超接合半導体素 子。

【請求項22】低濃度領域の表面付近が実効的にイントリナシックに近いことを特徴とする請求項17ないし21のいずれかに記載の横型超接合半導体素子

【請求項23】低濃度領域が第一導電型不純物と第二導電型不純物との両方がドープされていることを特徴とする請求項17ないし22のいずれかに記載の 横型超接合半導体素子。

【請求項24】曲線部分の少なくとも一部の長さが直線部分の長さより大きいことを特徴とする請求項18ないし23のいずれかに記載の横型超接合半導体素子。

【請求項25】低濃度領域の少なくとも一部の長さが、並列pn層の長さより大きいことを特徴とする請求項17ないし24のいずれかに記載の横型超接合半導体素子。

【請求項26】複数の閉ループを有することを特徴とする請求項17ないし25のいずれかに記載の横型超接合半導体素子。

【請求項27】第一導電型ドリフト領域または第二導電型仕切り領域の幅が、深さの1/4~4倍の範囲にあることを特徴とする請求項17ないし26のいずれかに記載の横型超接合半導体素子。

【請求項28】並列pn層の長さが並列pn層の幅の12.5~100倍の 範囲にあることを特徴とする請求項17ないし27のいずれかに記載の横型超接 合半導体素子。

【請求項29】並列pn層の長さが第一導電型ドリフト領域または第二導電型仕切り領域の深さの12.5~100倍の範囲にあることを特徴とする請求項請求項17ないし28のいずれかに記載の横型超接合半導体素子。

【請求項30】超接合半導体素子がMOSFET、バイポーラトランジスタ、IGBT、ダイオードのいずれかであり、閉ループの内側に高電位の電極が、 閉ループの外側に低電位の電極が設けられていることを特徴とする請求項1ない し29のいずれかに記載の横型超接合半導体素子。

【請求項31】閉ループの外側に閉ループを含む半導体素子を制御、保護、若しくは状態検出する回路を備えることを特徴とする請求項1ないし30のいずれかに記載の構型超接合半導体素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、オン状態では電流を流すとともに、オフ状態では空乏化する並列 p n 層からなる特別な構造を備えるMOSFET (絶縁ゲート型電界効果トランジスタ)、IGBT (絶縁ゲートバイポーラトランジスタ)、バイポーラトランジスタ、ダイオード等の半導体素子に関する。

[0002]

【従来の技術】

相対向する二つの主面に設けられた電極間に電流が流される縦型半導体素子において、高耐圧化を図るには、両電極間の高抵抗層の厚さを厚くしなければならず、一方そのように厚い高抵抗層をもつ素子では、必然的に両電極間のオン抵抗が大きくなり、損失が増すことになることが避けられなかった。すなわちオン抵抗(電流容量)と耐圧間にはトレードオフ関係がある。このトレードオフ関係は、IGBT、バイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。

[0003]

この問題に対する解決法として、ドリフト層を、不純物濃度を高めたn型の領域とp型の領域とを交互に積層した並列pn層で構成し、オフ状態のときは、空乏化して耐圧を負担するようにした構造の半導体装置が、EPOO53854、USP5216275、USP5438215および本発明の発明者らによる特開平9-266311号公報に開示されている。

[0004]

なお本発明の発明者らは、オン状態では電流を流すとともに、オフ状態では空 乏化する並列pn層からなるドリフト層を備える半導体素子を超接合半導体素子 と称することとした。

また上記のオン抵抗(電流容量)と耐圧間にはトレードオフ関係の問題は、半 導体基板の一方の主面に設けられた二つの電極間にドリフト電流が流れるいわゆ る横型半導体素子についても共通であり、やはりドリフト層をn型の領域とp型 の領域とを交互に積層した並列pn層で構成した超接合半導体素子として解決す ることができる。

[0005]

図12は、基本的な横形超接合MOSFETの斜視図であり、図13(a)は、図12のA-A線に沿った断面図である。わかりやすくするために、多結晶シリコンからなるゲート電極9以外の酸化膜、金属膜等は省略している。

本横型超接合MOSFETは、p 基板5上のn 層4表面に形成された横型二重拡散MOSFETである。8は低抵抗のn ドレイン領域であり、10はn ドレイン領域8とその表面に接して設けられたドレイン電極とを含むドレイン部である。11は、pウェル領域6、その中に形成されたn ソース領域7とその表面に接して設けられたソース電極とを含むソース部である。ドレイン部10とソース部11との間のドリフト部は、n型ドリフト領域1とp仕切領域2とが交互に繰り返し配列されたストライプ状の並列pn層12で構成されている。並列pn層12のうちドリフト電流が流れるのは、n型ドリフト領域1である。この並列pn層12の幅は1~10μm程度、望ましくは1~4μmであり、深さは1~10μm程度、望ましくは1~4μmであり、深さは1~10μm程度、望ましくは1~4μm程度である。また、その長さは、600V耐圧のMOSFETで50μm程度、1000V耐圧の素子で100μm程度である。

[0006]

このように構成された横型超接合MOSFETは、ドレイン電極とソース電極間に電圧を引加し、ゲート電極9に適当な電圧が印加された時、ゲート電極9の下方に形成されるチャネル反転層3を介してn+ソース領域7から複数のn型ド

リフト領域1に電子が流れ込み、ドレイン電極-ソース電極間の電界でドリフト電流が流れる(オン状態)。一方、ゲート電極9の電圧を取り去れば、チャネル反転層3が消滅し、ドレイン電極-ソース電極間の電圧により、n型ドリフト領域1とpウェル領域6との間のpn接合と、n型ドリフト領域1とp仕切領域2との間のpn接合からn型ドリフト領域1およびn 層4に空乏層が広がり空乏化される(オフ状態)。

[0007]

n型ドリフト領域1とp仕切領域2との間のpn接合からの空乏層はn型ドリフト領域1の幅方向に広がるが、幅が狭いため空乏化が非常に早まる。同時にp仕切領域2も空乏化する。このため、高耐圧化が可能となり、n型ドリフト領域1の不純物濃度を高めることができるので、低オン抵抗化が可能となる。

理想的な単位面積当たりのオン抵抗と耐圧との関係は①式で与えられる。

[0008]

【数1】

$$R = \frac{\text{B V}^2}{2 \text{ N } \beta^2 \text{ E c}^3 \epsilon_0 \epsilon_{\text{Si}} \mu} \qquad \text{①}$$

ここで、Rは単位面積当たりのオン抵抗、B Vは耐圧、Nはドリフト領域の分割数(並列 p n 層数)、 β は未知の係数、E c は n 型ドリフト領域の不純物濃度における臨界電界、 ϵ_0 は真空の誘電率、 ϵ_{Si} はSiの比誘電率、 μ は電子の移動度である。

[0009]

①式から、n型ドリフト領域1の分割数(並列pn層数)Nを増やせば、劇的にオン抵抗を低減することが可能となることがわかる。

なお、原理的な詳細は特開平9-266311号と同じであるので、ここでは 省略する。

図13(b)はダブルリサーフ構造を適用した場合の断面図である。

[0010]

n 層4と並列pn層12との間に低不純物濃度のp 層15が挟まれている

。この構造では、 n^- 層4 と p^- 層1 5との間のp n 接合および n^- 層4 と p^- 基板5との間のp n 接合から n^- 層4 に空乏層が拡がるので高耐圧化できる。

また発明者らは、特願平10—321567号において、並列pn層を構成するn型ドリフト領域1、p仕切り領域2の不純物濃度および幅を、ほぼ同じ値とすることが有効であることを示した。

[0011]

【発明が解決しようとする課題】

しかし、前記の発明はいずれも、試作的な段階で、量産化のための十分な検討がなされているとは言えない。

特開平9-266311号にあるように、これまでの発明は電流の流れる並列 p n 層の直線部 (ドリフト部) の記載がなされているのみで、曲線部 (コーナー部、折れ曲がり部、角部を含む) に関する記載がなされていない。また、横型素子の場合、曲線部の構造無しで高耐圧を実現することは実際問題として困難であり、高耐圧を得るためには曲線部における電界緩和構造が重要となる。

[0012]

このような状況に鑑み本発明の目的は、容易に高耐圧を実現する曲線部の具体的な構造を提案することによって、オン抵抗と耐圧とのトレードオフ関係を大幅に改善しつつ高耐圧を実現し、しかも量産に適した横型超接合半導体素子を提供することにある。

[0013]

【課題を解決するための手段】

上記の課題を解決するために本発明は、半導体基板の一方の主面に設けられた 二つの主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態で は空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置し た並列pn層を備える横型超接合半導体素子において、並列pn層が一つの主電 極を取り囲む閉ループをなすものとする。

[0014]

ドレイン部とソース部間に高電圧を印加できるためには、それらが遠く離れているか、それらの間の並列 p n層が閉ループをなしていなければならない。ドレ

イン部とソース部とを遠く離す方法は、半導体基板の面積が限定される以上採り がたい。

また、第一導電型ドリフト領域と第二導電型仕切領域とを交互に配置した並列 p n層が、第一導電型ドリフト領域と第二導電型仕切領域とを第一のピッチで配置した第一の部分と、第一のピッチと異なる第二のピッチで配置した第二の部分 とを有するようにすることが有効である。

[0015]

場所に応じて第一のピッチと異なる第二のピッチを適当に選ぶことにより、並列pn層の一部で降伏電圧が低下することを避けられる。

そして、並列pn層が直線部分と曲線部分とからなるものとする。

そのようにすれば、最も簡単に閉ループを構成できる。閉ループとしては、二 つ以上の直線部分と、二つ以上の曲線部分とからなるもの、四つ以上の直線部分 と、四つ以上の曲線部分とからなるものなど様々な形を採り得る。

[0016]

特に、並列pn層の直線部分が第一のピッチで配置され、曲線部分が第二のピッチで配置されるものとする。

特に、曲線部分は、第一導電型ドリフト領域と第二導電型仕切領域とのバランスをとり難いので、直線部分と別のピッチとすると良い。

直線部分の第一のピッチが、曲線部分の第二のピッチと同等以上であるものと する。

[0017]

曲線部分にピッチの狭い並列pn層を配置することにより、逆電圧印可時に並列pn層の曲線部分で空乏層が、直線部分より早く広がり、曲線部分の表面電界が緩和される。

曲線部分の並列 p n 層の不純物濃度が、直線部分の不純物濃度より実効的に低 濃度であるものとする。

[0018]

不純物濃度が低いほど並列 p n 層は早く空乏化し、表面電界が緩和されるので 高耐圧化しやすい。

曲線部分の並列 p n 層の不純物濃度が、実効的にイントリンシックに近いものとする。

不純物濃度が低いほど並列 p n 層は早く空乏化するので、実効的にイントリンシックであれば、空乏化は、最も速くなる。

[0019]

逆電圧印可時に実効キャリア濃度の低い領域に空乏層は広がり易くなるので、 電界が緩和され高耐圧を保持できる。

曲線部分の並列 p n 層が第一導電型不純物と第二導電型不純物の両方がドープ されているものとする。

第一導電型不純物と第二導電型不純物の両方をドープすることにより、実効的 にイントリンシックに近い不純物濃度が実現できる。

[0020]

不純物濃度が十分低い場合には、並列 p n 層の曲線部分の少なくとも一部のピッチを、直線部分のピッチより大きくすることができる。

また、曲線部分の不純物濃度が十分低い場合には、曲線部分の少なくとも一部 に並列 p n層を設けないことができる。

曲線部分の少なくとも一部の長さが直線部分の長さより大きいものとすれば、 曲線部分の空乏化する面積がふえるので、より高耐圧化できる。

[0021]

また、複数の並列 p n層の閉ループを有するものであっても良い。

更に、第一導電型ドリフト領域または第二導電型仕切り領域の幅が、深さの1 /5~5倍の範囲にあるものとする。

深さが、幅より極端に大きい第一導電型ドリフト領域または第二導電型仕切り 領域は、技術的につくるのが困難である。一方、幅が、深さより極端に大きい第 一導電型ドリフト領域または第二導電型仕切り領域は、空乏化が困難になる。従 って、上記の範囲にあるものが良い。

[0022]

また、並列pn層の長さが並列pn層の幅或いは深さの10~100倍の範囲にあるものとする。

並列pn層の長さと幅或いは深さとの比が10倍未満であると、余り高耐圧にできない。逆にその比が100倍を超す大きさであると、半導体基板面積を無駄に消費したり、或いは製造技術上困難が伴ったりする。

[0023]

超接合半導体素子がMOSFETであり、並列pn層の閉ループの内側にドレイン電極が、並列pn層の閉ループの外側にソース電極が設けられているものとする。

高電圧の印加されるドレイン電極を閉ループ内に配置すれば、面積の広いソース電極を低電位とすることができる。

[0024]

更に、並列pn層の閉ループの外側にMOSFETを制御、保護、若しくは状態検出する回路を備えるものとする。

MOSFET等の単独の半導体素子に限らず、本発明は制御、保護、若しくは 状態検出する回路を集積した半導体装置にも適用できる。

[0025]

【発明の実施の形態】

以下に図を参照しながら本発明の実施の形態について説明する。

[実施例1]

図2は本発明第一の実施例のnチャネル型の横型超接合MOSFETの基本的な部分の斜視断面図である。なお以下でnまたはpを冠記した層や領域は、それぞれ電子、正孔を多数キャリアとする層、領域を意味しているが、n型、p型の型は略した。また添字の⁺ は比較的高不純物濃度の、⁻ は比較的低不純物濃度の領域をそれぞれ意味している。

[0026]

図 2 において、 p^- 基板 5 上に n^- 層 4 を形成した半導体基板が用いられており、その n^- 層 4 の表面層に、p ウェル領域 6 が形成され、そのp ウェル領域 6 の内部に n^+ ソース領域 7 が形成されている。p ウェル領域 6 と離れた表面層に n^+ ドレイン領域 8 が形成されている。

そして、pウェル領域6とn + ドレイン領域8との間には、nドリフト領域1

と、この図では見られないp仕切り領域とからなる並列pn層12が形成されている。n⁺ ソース領域7とnドリフト領域1とに挟まれたpウェル領域6の上方にはゲート酸化膜10を介して多結晶シリコンのゲート電極9が設けられている。n⁺ ソース領域7とpウェル領域6の表面に共通に接触するソース電極17が、またn⁺ ドレイン領域8の表面にはドレイン電極18が設けられている。19 は表面保護および安定化のための層間絶縁膜であり、例えば、熱酸化膜と燐シリカガラス(PSG)からなる。ソース電極17は、図のように層間絶縁膜19を介してゲート電極9の上に延長されることが多い。

[0027]

nドリフト領域 1 および p 仕切り領域は、例えば n^- 層 4 の表面層にイオン注入と熱処理により形成される。例えば、6 0 0 V クラスのMOSFETとして、各部の基準的な寸法および不純物濃度等は次のような値をとる。 p^- 基板 5 の不純物濃度 2×10^{13} c m^{-3} 、厚さ 3 5 0 μ m、 n^- 層 4 の厚さ 5 0 μ m、不純物濃度 2×10^{14} c m^{-3} 、n ドリフト領域 1 および p 仕切り領域の幅 5 μ m(すなわち、同じ領域の中心間間隔 1 0 μ m)、長さ 5 0 μ m、不純物濃度 3×10^{15} c m^{-3} 、拡散深さ 1 μ m、p ウェル領域 6 の拡散深さ 2 μ m、表面不純物濃度 3×10^{18} c m^{-3} 、 n^+ ソース領域 7 の拡散深さ 0. 3 μ m、表面不純物濃度 1×10^{20} c m^{-3} である。

[0028]

図1は本発明にかかる n チャネル型の横型超接合MOSFETの基本的な部分の部分平面図である。この図は半導体基板表面の平面図を示したものであり、わかり易くするために並列 p n 層 1 2、ドレイン部 1 1、ソース部 1 3 を示している。

並列pn層12がピッチP1の直線部分12aと、最大ピッチP2がP1より狭い曲線部分12bとからなる閉ループとなっており、ドレイン部11を囲んでいる。直線部分12aのピッチP1は10μm、曲線部分12bのピッチP2は8μmである。曲線部分12bでは、nドリフト領域1およびp仕切り領域の幅が半径方向の位置で変わるので、最大幅を採用して最大ピッチP2を算出した。そして、この並列pn層12の閉ループの外側にソース部13が配置されている

。閉ループの長さLは、電流容量等により決められるが、通常数mmのオーダーである。なお、B-B線に沿った斜視断面図は図2になる。

[0029]

図2の横型超接合MOSFETの動作は、次のようにおこなわれる。ゲート電極9に所定の正の電圧が印加されると、ゲート電極9直下のpウェル領域6の表面層にチャネル反転層3が誘起され、n⁺ソース領域7からそのチャネル反転層3を通じてn型ドリフト領域1に電子が注入される。その注入された電子はn⁺ドレイン領域8に達し、ドレイン電極18、ソース電極17間が導通する。

[0030]

ゲート電極 9 への正の電圧が取り去られると、pウェル領域 6 の表面層に誘起されていたチャネル反転層 3 が消滅し、ドレイン電極 1 8、ソース電極 1 7 間が遮断される。更に、ドレイン電極 1 8、ソース電極 1 7 間のバイアス電圧を大きくすると、各 p 仕切り領域 2 は p ウェル領域 6 を介してソース電極 1 7 で連結されているので、p ウェル領域 6、 p 仕切り領域 2 と n 「層 4 との間の p n 接合 J a、 n型ドリフト領域 1 と p 仕切り領域 2 との間の p n 接合 J b からそれぞれ空 乏層が n 型ドリフト領域 1、 p 仕切り領域 2 内に広がってこれらが空乏化される

[0031]

p n 接合 J b からの空乏端は、n型ドリフト領域1の幅方向に広がり、しかも 両側のp 仕切り領域2から空乏層が広がるので空乏化が非常に早まる。従って、 n型ドリフト領域1の不純物濃度を高めることができる。

またp仕切り領域2も同時に空乏化される。p仕切り領域2も両側のp n接合から空乏層が広がるので空乏化が非常に早まる。p仕切り領域2とn型ドリフト領域1とを交互に形成することにより、隣接するn型ドリフト領域1の双方へ空乏端が進入するようになっているので、空乏層形成のためのp仕切り領域2の総占有幅を半減でき、その分、n型ドリフト領域1の断面積の拡大を図ることができる。

[0032]

並列pn層12の曲線部分12bの最大ピッチP2が直線部分12aのピッチ

P1より大きい場合、ゲート電極とソース電極とをショートし、ドレイン電極に正の電圧を印可していくと、並列pn層の直線部分12aは完全に空乏化するが、曲線部分12bは曲率形状のため不純物量のバランスがとれず、直線部分12aの耐圧より低い耐圧で臨界電界に達してしまう。このため、高耐圧を得ることができない。

[0033]

一方、並列pn層12の曲線部分12bの最大ピッチP2を直線部分12aの ピッチP1より狭くすれば、不純物量のバランスが取り易くなり、空坊層の広が る幅が狭くなるため直線部分12aより早く空乏化することができる。このため 、曲線部分12bでの電界が緩和され高耐圧化が可能となる。

[実施例2]

図3は、本発明実施例2のnチャネル型の横型超接合MOSFETの基本的な部分の部分平面図である。

[0034]

直線部分12aのピッチP1は10μm、曲線部分12bのピッチP2は8μmである。並列pn層12がピッチP1の直線部分12aと、最大ピッチP2がP1より狭い曲線部分12bとからなる閉ループとなっており、その並列pn層12がドレイン部11を囲んでいる。そして、この並列pn層12の閉ループの外側にソース部13が配置されていることは実施例1と同じであるが、閉ループが直線部分二つ、曲線部分二つの単純な閉ループでなく、入り組んだ形状の閉ループとなっている。

[0035]

並列p n層12をこのような複雑な閉ループとすることにより、ドレイン部1 1内のドレイン電極を単一とすることができるだけでなく、半導体基板の表面積 を有効に活用できる利点がある。

[実施例3]

図4は、本発明実施例3のnチャネル型の横型超接合MOSFETの基本的な部分の部分平面図、図5(a)、(b)はそれぞれ図4のC-C線、D-D線に沿った断面図である。

[0036]

[0037]

不純物濃度が低いほど空乏層は早く広がる。従って、並列pn層12の直線部分12aより、曲線部部分12bを早く空乏化することができて、電界が緩和され高耐圧化しやすくなる。

[実施例4]

図6は、本発明実施例4のnチャネル型の横型超接合MOSFETの基本的な部分の部分平面図である。

[0038]

この例では、並列 p n 層 1 2 の直線部分 1 2 a のピッチ P 1 に対し、曲線部分 1 2 b の最大ピッチ P 2 が大きくなっている。例えば、直線部分 1 2 a のピッチ P 1 は 1 0 μm 、曲線部分 1 2 b の最大ピッチ P 2 は 1 5 μm である。

並列pn層12の曲線部分12bのn型ドリフト領域31、p仕切り領域32 の不純物濃度が、十分に低ければ、空乏層は早く広がるので、曲線部分12bの 最大ピッチP2を直線部分12aのピッチP1より大きくすることもできる。

[0039]

[実施例5]

図7は、本発明実施例5のnチャネル型の横型超接合MOSFETの基本的な部分の部分平面図、図8(a)は図7のE-E線に沿った断面図の例である。

並列pn層12の曲線部分12bの不純物濃度が低い場合であり、並列pn層でなく単一の低濃度領域42とされている。並列pn層12の直線部分12aのnドリフト領域1、p仕切り領域2の不純物濃度は実施例1、実施例2と同様に

 $2 \times 10^{15} \text{cm}^{-3}$ rbs.

[0040]

不純物濃度が低い場合の極端な例としては、単一のイントリンシック領域 4 1 とすることもできるし、これを含んだ多層の領域とすることもできる。

その場合はpn層12の曲線部分12bが、ほぼイントリンシックなので、この部分の電界が緩和され高耐圧化がしやすい。

[0041]

また、非常に接近している異なる領域においても、およそ同量の不純物であれば、互いに補償し合うため高抵抗層として機能する。

図8(b)は、本実施例の変形であるダブルリサーフ構造を適用したnチャネル型の横型超接合MOSFETの部分断面図であり、p 層15上にイントリンシック領域41が形成されている。このような構造とすることもできる。

[0042]

図8(c)、(d)は、イントリンシック領域を用いない場合であり、高耐圧 化の効果は少し劣るが、構造はシンプルである。

[実施例6]

図9は、本発明実施例6のnチャネル型の横型超接合MOSFETの基本的な部分の部分平面図である。

[0043]

図1の実施例1の変形例である。並列pn層12の曲線部分12bの長さ t_2 が、直線部分12aの長さ t_1 より長くなっている点が異なっている。

横型超接合構造の場合、耐圧がおよそ並列 p n 層の長さに比例するので、長さを長くとることにより直線部(ドリフト部)より高耐圧を得ることが可能となる。低濃度領域 4 2、更にはイントリンシック領域 4 1 を用いる場合も同様の効果

が得られる。

[0044]

この並列p n 層 1 2 の曲線部分 1 2 b の長さ t 2 を、直線部分 1 2 a の長さ t 1 より長くする方法は、実施例 2 \sim 5 にも適用することができ、同様の効果が得られる。

図10は、図2とは別の横形超接合MOSFETの斜視図を示したものである。 図2と同じ番号は対応する同じ機能の部分である。

[0045]

図2の横形超接合MOSFETと異なるところは、ゲート領域の部分だけで、 その他は同じである。図10のようなゲート配置をすることで、オン抵抗は増加 するが、誘導性負荷時のアバランシェ耐量を向上させることが可能となる。

これまでの実施例は横型MOSFETの例を挙げたが、他に横のバイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ(IGBT)、pnダイオード、ショットキーダイオード等でも同様な効果が得られる。

[0046]

[実施例7]

図11は、上記のような横型超接合素子をパワー部に用いたモノリシックなインテリジェントパワーICの例の平面図である。

同じ半導体基板61上に横型超接合素子63と制御、保護、検出等を目的とする回路62とを集積したものである。

[0047]

横型の超接合素子を集積することによりモノリシック化、低コスト化を容易にすると共に、高耐圧で低オン抵抗(低損失)なインテリジェントパワーICを実現できる。

[0048]

【発明の効果】

以上説明したように本発明は、半導体基板の一方の主面に設けられた二つの主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列 p

n層を備える横型超接合半導体素子において、並列pn層が一つの主電極を取り 囲む閉ループをなすべきこと、その閉ループの各部のピッチを適当に選択すべき ことを明らかにすることによって、オン抵抗と耐圧とのトレードオフ関係を大幅 に改善しつつ、高耐圧の横型超接合半導体素子の実現に資するものである。

[0049]

また、直線部と曲線部とからなる閉ループの曲線部について濃度の制御等も有効であること、並列pn層の幅、深さ、長さ等に関する範囲を明示し、高耐圧の横型超接合半導体素子の量産化を容易にした。

【図面の簡単な説明】

【図1】

本発明実施例1の横型超接合MOSFETの半導体基板表面の平面図 【図2】

本発明実施例1の横型超接合MOSFETの基本的な構造部分の斜視図 【図3】

本発明実施例2の横型超接合MOSFETの半導体基板表面の平面図 【図4】

本発明実施例3の横型超接合MOSFETの半導体基板表面の平面図 【図5】

(a)は図4のC-C線に沿った部分断面図、(b)はD-D線に沿った部分 断面図

【図6】

本発明実施例4の横型超接合MOSFETの半導体基板表面の平面図 【図7】

本発明実施例5の横型超接合MOSFETの半導体基板表面の平面図 【図8】

(a)は図7のE-E線に沿った部分断面図、(b)、(c)、(d)は変形 例の部分断面図

【図9】

本発明実施例6の横型超接合MOSFETの半導体基板表面の平面図

【図10】

本発明の別の横型超接合MOSFETの斜視図

【図11】

本発明実施例7の横型超接合MOSFETを含むICの半導体基板表面の平面 図

【図12】

従来の横型超接合MOSFETの斜視図

【図13】

(a)は図12の横型超接合MOSFETのA-A線に沿った断面図、(b) は別の従来の横型超接合MOSFETの部分断面図

【符号の説明】


	1.	21,	3 1	nドリフト領域
	2,	22,	3 2	p仕切り領域
	3			チャネル反転層
	4			n ⁻ 層
	5			p - 基板
	6			pウェル領域
	7			n ⁺ ソ―ス領域
	8			n ⁺ ドレイン領域
	9			ゲート電極
1	0			ゲート酸化膜
1	1			ドレイン部
1	2			並列pn層
1	2 a			直線部分
1	2 b			曲線部分
1	3			ソース部
1	4			n 層
1	5			p ⁻ 曆
1	7			ソース電極

1 8	ドレイン電極
1 9	層間絶縁膜
4 1	イントリンシック領域
4 2	低濃度領域
6 1	半導体基板
6 2	制御回路等
6 3	横型超接合素子


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】







【図6】





【図7】.




【図8】












【図9】




【図10】







【図12】



【図13】





【書類名】

要約書

【要約】

【課題】オン状態では電流を流すとともに、オフ状態では空乏化する並列 p n 層を備えた横型超接合半導体素子において、並列 p n 層の形状の影響を明らかにし、高耐圧化を図る。

【解決手段】並列 p n 層を閉ル―プとすると共に、曲線部分のピッチを直線部分のピッチと同等以下にする。

並列pn層の曲線部分の不純物濃度を直線部分のそれより低濃度とすることも 有効である。

【選択図】

図 1

出願人履歴情報

識別番号

[000005234]

1. 変更年月日

1990年 9月 5日

[変更理由]

新規登録

住 所

神奈川県川崎市川崎区田辺新田1番1号

氏 名

富士電機株式会社